Unterschiede
Hier werden die Unterschiede zwischen zwei Versionen angezeigt.
Beide Seiten der vorigen Revision Vorhergehende Überarbeitung Nächste Überarbeitung | Vorhergehende Überarbeitung | ||
homecomputer:ac1:ac1-2010 [2023/03/26 13:54] – [Modul 1] volkerp | homecomputer:ac1:ac1-2010 [2024/03/27 20:11] (aktuell) – [RAM-Floppy 256k] frieder | ||
---|---|---|---|
Zeile 54: | Zeile 54: | ||
Unterlagen: http:// | Unterlagen: http:// | ||
- | Von rechts nach links stecken in meinem Gerät: | + | Von **rechts nach links** stecken in meinem Gerät: |
+ | |||
+ | * Color-BWS | ||
+ | * CPU | ||
+ | * PIO-CTC-PS/ | ||
+ | * 64K-RAM | ||
+ | * Modul 1 | ||
+ | * PIO2/ | ||
+ | * GIDE | ||
+ | * FDC | ||
===== Color-BWS ===== | ===== Color-BWS ===== | ||
Zeile 61: | Zeile 71: | ||
Unterlagen: http:// | Unterlagen: http:// | ||
+ | |||
+ | von Heiko Poppe und Ralph Hänsel entwickelte Farbgrafikkarte, | ||
+ | auch eine Taktfrequenz- und Zeichensatzumschaltung sowie einen Inversmodus bietet. Der | ||
+ | Farbspeicher liegt parallel zum Zeichenspeicher und enthält pro Zeichen eine Vorder- und eine | ||
+ | Hintergrundfarbe. Das Ein- und Ausblenden des Farbspeichers erfolgt über das rücklesbare Ein- | ||
+ | /Ausgabetor F0h, über das zusätzlich auch die Taktfrequenz umgeschaltet werden kann. | ||
{{: | {{: | ||
Zeile 143: | Zeile 159: | ||
B1 Joystick ges. A | B1 Joystick ges. A | ||
B2 Grafiktaste | B2 Grafiktaste | ||
- | B3 Bildschirm invers | + | B3 Bildschirm-Mode invers |
B4 frei | B4 frei | ||
B5 Start/ | B5 Start/ | ||
Zeile 239: | Zeile 255: | ||
E2 = Lesen/ | E2 = Lesen/ | ||
E3 = Lesen/ | E3 = Lesen/ | ||
- | E4 = nicht benutzen | + | E4 = frei |
- | E5 = nicht benutzen | + | E5 = eigentlich frei, wird von HRCPM12 als extended Adressbit für RAM-Floppys > 256 MByte genutzt |
E6 = mittlere 8 Adressbit laden | E6 = mittlere 8 Adressbit laden | ||
E7 = niedrigste 8 Adressbit in den Zähler laden. | E7 = niedrigste 8 Adressbit in den Zähler laden. | ||
Zeile 289: | Zeile 305: | ||
===== PIO2/ | ===== PIO2/ | ||
- | PIO2 serielle Schnittstelle, | + | PIO2 serielle Schnittstelle, |
PIO3 USB-Anschluss mittels VDIP1 | PIO3 USB-Anschluss mittels VDIP1 | ||
+ | |||
+ | Unterlagen: | ||
+ | * {{ : | ||
{{: | {{: | ||
Zeile 326: | Zeile 345: | ||
| Bus | - | | | Bus | - | | ||
+ | < | ||
+ | ; HR: voreingestellt ist DELOCK SSD 256MB 984*16*32 | ||
+ | ; Per 09/2012 hat meine 256MB HDD folgende Aufteilung: | ||
+ | ; 1. Spur 0 | ||
+ | ; 2. Spur 1..9 reserviert für DiskVerHD bzw. DVHD | ||
+ | ; 3. Spuren 10..399 | ||
+ | ; PART C, 10, 64,2048 ; C: mit 64 Spuren ab Spur 10 (16 MB) HR | ||
+ | ; PART D,150, 64,4096 ; D: mit 64 Spuren ab Spur 150 (16 MB) HR | ||
+ | ; PART E,300, 64,4096 ; E: mit 64 Spuren ab Spur 300 (16 MB) HR | ||
+ | ; 4. Spuren 400.. frei zu eigenen Verwendung.. | ||
+ | </ | ||
===== FDC ===== | ===== FDC ===== | ||
Unterlagen: http:// | Unterlagen: http:// | ||
+ | |||
+ | Für den AC1 wurden mehrere Schaltungen für eine Diskettenanbindung entwickelt, die sich | ||
+ | teilweise funktional und in den verwendeten Ein-/ | ||
+ | |||
+ | Dies ist der AC1-FDC. | ||
{{: | {{: | ||
Zeile 337: | Zeile 372: | ||
| | 42H/43H Aktivierung WAIT | | | | 42H/43H Aktivierung WAIT | | ||
| | 44H/45H Latch DL175 | | | | 44H/45H Latch DL175 | | ||
+ | | | D0 Motor0 | | ||
+ | | | D1 Wait | | ||
+ | | | D2 - | | ||
+ | | | D3 Motor1 | | ||
| Bus | - | | | Bus | - | | ||
+ | |||
+ | Der SCCH-FDC nutzt Port 48H als IO-Adr. für Latch 74LS175 mit etwas anderer Bit-Belegung. | ||
+ | |||
< | < | ||
</ | </ |