Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen angezeigt.

--- z1013:erweiterungen:monitor [2013/03/03 08:26] – [4K-Speicherbereich] volkerp
+++ z1013:erweiterungen:monitor [2020/02/17 06:51] (aktuell) – [Zugriffsbeschleunigung] volkerp
@@ Zeile 2: / Zeile 2: @@
 Der Umbau des Z1013 auf einen 4K-EPROM anstelle des vorhandenen 2K-Monitors ist Vorraussetzung für den Einsatz der [[z1013:erweiterungen:tastatur:brosig|Komforttastatur nach Brosig]].
+===== 4K-Speicherbereich =====
 Dazu wird anstelle des vorhandenen PROMs eine Fassung eingesetzt und Adressleitung 11 an die Fassung geführt.
 Auf PIN 21 (vorher von 5P trennen) kommt die Adresse 11 (AB 12). (Z1013.64: Wickelverbindung M2 lösen!). Außerdem muss die Speicherbereichsselektion des Monitors um den zusätzlichen Bereich F800-F7FF erweitert werden:
-===== 4K-Speicherbereich =====
 {{:z1013:erweiterungen:z1014-4k-mon-64.jpg?300|}}
-Speicherbereich F800-FBFF und FC00-FFFF für EPROM aktivieren:
+Dazu sind an Pin 7 und Pin 9 von A23 2 Dioden an CS des EPROMs anzuschließen (Signal 19, parallel zur vorhandenen Mehrfach-Diode D9)
-an Pin 7 und Pin 9 Dioden an CS des EPROMs anschließen (Signal 19, parallel zur vorhandenen Mehrfach-Diode D9)
@@ Zeile 20: / Zeile 18: @@
 ROM-(EPROM) des MONITOR (A 14)
-PIN 18 und 20 trennen, auf PIN 20 das Original-CS-Signal des A 23 (StB 19) legen (Out-enable), und PIN 18 auf Masse (Chip-enable). Damit wird der Monitor-ROM schneller, was vor allem bei 4 MHz wichtig ist. Bei 4-K-Monitor kommt auf PIN 21 (vorher von 5P trennen) die Adresse 11 (AB 12). (Wickelverbindung M2 lösen)
+PIN 18 und 20 trennen, auf PIN 20 das Original-CS-Signal des A 23 (StB 19) legen (Out-enable), und PIN 18 auf Masse (Chip-enable). Damit wird der Monitor-ROM schneller, was vor allem bei 4 MHz wichtig ist. s. [[z1013:informationen|]], Punkt 1.3.2
 :!: bei meinem Z1013: Pin 20 (OE) wird auf /RD gelegt und Pin 18 (CE) verbleibt am Signal Q3/19 (/ROM enable).
 :?: Laut FA 9/90 soll Pin 20 besser auf /WR:\\
-//Einziges Kriterium für das Ansprechen des EPROM ist die Selektion einer Adresse im Bereich F000 bis F7FF. Zwischen Lese- und Schreibzugriffen in diesem Bereich besteht kein Unterschied. Die Selektionseingänge CE und OE sind miteinander verbunden. Dadurch kommt es zum „Datenkämpfen" zwischen Bustreiber und EPROM, was im Extremfall zur Zerstörung eines dieser Bauelemente führen kann. Abhilfe kann sehr einfach geschaffen werden, indem man die Verbindung zwischen CE und OE des EPROM auftrennt. Der CE-Anschluß wird mit der Anode der Mehrfachdiode D9 verbunden, das WR-Signal des Prozessors mit OE des EPROM. Damit ist sichergestellt, daß die Ausgangsstufen des EPROM nur bei Lesezugriffen geöffnet werden und ein „Datenkämpfen" unterbleibt.//
+//Einziges Kriterium für das Ansprechen des EPROM ist die Selektion einer Adresse im Bereich F000 bis F7FF. Zwischen Lese- und Schreibzugriffen in diesem Bereich besteht kein Unterschied. Die Selektionseingänge CE und OE sind miteinander verbunden. Dadurch kommt es zum „Datenkämpfen" zwischen Bustreiber und EPROM, was im Extremfall zur Zerstörung eines dieser Bauelemente führen kann. Abhilfe kann sehr einfach geschaffen werden, indem man die Verbindung zwischen CE und OE des EPROM auftrennt. Der CE-Anschluss wird mit der Anode der Mehrfachdiode D9 verbunden (Signal Q3/19 /ROM enable), das WR-Signal des Prozessors mit OE des EPROM. Damit ist sichergestellt, dass die Ausgangsstufen des EPROM nur bei Lesezugriffen geöffnet werden und ein „Datenkämpfen" unterbleibt.//