Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen angezeigt.

--- z1013:erweiterungen:monitor [2013/03/05 11:46] – volkerp
+++ z1013:erweiterungen:monitor [2020/02/17 06:51] (aktuell) – [Zugriffsbeschleunigung] volkerp
@@ Zeile 18: / Zeile 18: @@
 ROM-(EPROM) des MONITOR (A 14)
-PIN 18 und 20 trennen, auf PIN 20 das Original-CS-Signal des A 23 (StB 19) legen (Out-enable), und PIN 18 auf Masse (Chip-enable). Damit wird der Monitor-ROM schneller, was vor allem bei 4 MHz wichtig ist.
+PIN 18 und 20 trennen, auf PIN 20 das Original-CS-Signal des A 23 (StB 19) legen (Out-enable), und PIN 18 auf Masse (Chip-enable). Damit wird der Monitor-ROM schneller, was vor allem bei 4 MHz wichtig ist. s. [[z1013:informationen|]], Punkt 1.3.2
 :!: bei meinem Z1013: Pin 20 (OE) wird auf /RD gelegt und Pin 18 (CE) verbleibt am Signal Q3/19 (/ROM enable).
 :?: Laut FA 9/90 soll Pin 20 besser auf /WR:\\
-//Einziges Kriterium für das Ansprechen des EPROM ist die Selektion einer Adresse im Bereich F000 bis F7FF. Zwischen Lese- und Schreibzugriffen in diesem Bereich besteht kein Unterschied. Die Selektionseingänge CE und OE sind miteinander verbunden. Dadurch kommt es zum „Datenkämpfen" zwischen Bustreiber und EPROM, was im Extremfall zur Zerstörung eines dieser Bauelemente führen kann. Abhilfe kann sehr einfach geschaffen werden, indem man die Verbindung zwischen CE und OE des EPROM auftrennt. Der CE-Anschluß wird mit der Anode der Mehrfachdiode D9 verbunden (Signal Q3/19 /ROM enable), das WR-Signal des Prozessors mit OE des EPROM. Damit ist sichergestellt, daß die Ausgangsstufen des EPROM nur bei Lesezugriffen geöffnet werden und ein „Datenkämpfen" unterbleibt.//
+//Einziges Kriterium für das Ansprechen des EPROM ist die Selektion einer Adresse im Bereich F000 bis F7FF. Zwischen Lese- und Schreibzugriffen in diesem Bereich besteht kein Unterschied. Die Selektionseingänge CE und OE sind miteinander verbunden. Dadurch kommt es zum „Datenkämpfen" zwischen Bustreiber und EPROM, was im Extremfall zur Zerstörung eines dieser Bauelemente führen kann. Abhilfe kann sehr einfach geschaffen werden, indem man die Verbindung zwischen CE und OE des EPROM auftrennt. Der CE-Anschluss wird mit der Anode der Mehrfachdiode D9 verbunden (Signal Q3/19 /ROM enable), das WR-Signal des Prozessors mit OE des EPROM. Damit ist sichergestellt, dass die Ausgangsstufen des EPROM nur bei Lesezugriffen geöffnet werden und ein „Datenkämpfen" unterbleibt.//